

Published patent application number

JP-A-5-75780

Published date : March 26, 1993

Application number: Patent application No. Hei3-230261

Applied date : September 10, 1991

Applicant : Cannon Inc.

3-30-2 Shimomaruko, Ota Ward, Tokyo

Inventor : Masami Amemiya

In Cannon Inc., 3-30-2 Shimomaruko, Ota

ward, Tokyo

Patent attorney : Yoshikazu Tani (Other one person)

[Title of the Invention] Image reading apparatus

[Abstract]

[Object] To more accelerate a read rate without changing light storage time.

[Configuration] In case an image is read at resolution equivalent to  $1/n$  ( $n$ : positive integer) of the maximum resolution, a CCD image sensor 1 for reading a manuscript is driven by a CCD driving timing control circuit 3 and the output of  $n$  pieces of adjacent pixels is added and synthesized.

[0009]

[Preferred Embodiment] Referring to the drawings, an embodiment of the invention will be described in detail below.

[0010] Fig. 1 shows one embodiment of the invention.

[0011] As shown in Fig. 1, a reference number 1 denotes a CCD image sensor that reads a manuscript sheet  $p$ . A reference number 2 denotes a light source that irradiates the surface of the manuscript and the light source is controlled by a light quantity control circuit not shown so that the light source always emits the fixed quantity of light. A reference number 3 denotes a CCD driving timing control circuit and the CCD driving timing control circuit supplies each group of signals described later according to reading resolution specified via a bus of a microprocessor unit (MPU) not shown. Reference numbers 4a and 4b denote a carriage roller for carrying each manuscript sheet and 5 denotes a motor for feeding each manuscript. A reference

number 6 denotes a manuscript feeding motor control/driving circuit and the manuscript feeding motor control/driving circuit controls the motor so that a manuscript is fed at a fixed feed rate specified via an MPU bus not shown. A reference number 7 denotes an amplifier for amplifying an analog picture signal read by the CCD image sensor 1 up to a required level. A reference number 8 denotes an image binarizing circuit, the analog picture signal amplified by the amplifier 7 is converted to digital multivalued image data and further, after digital image processing required to improve the quality of an image (for example, shading correction and edge highlighting processing) is applied, binary image data is finally generated by a digital comparator. A reference number 9 denotes an input switching circuit that selects one of two binary image data and outputs it to the next device. A reference number 10 denotes an image data compression (coding) circuit and the image data compression circuit compresses binary image data selected by the input switching circuit 9 so that the binary image data is coded data. A reference number 11 denotes an image data expansion (decoding) circuit and the image data expansion circuit decodes the coded image data so that the original binary image data is restored. A reference number 12 denotes buffer RAM for coded image data for temporarily storing the coded image data output from the image data compression circuit 10. A reference number 13 denotes a SCSI bus transfer control circuit

that controls data transfer via a small computer system interface (SCSI) bus and 14 denotes an SCSI bus that finally outputs coded image data. A reference number 15 denotes an image data transfer control circuit (a DMA transfer control circuit) and the image data transfer control circuit controls the transfer of coded image data between each device described above. A reference number 16 denotes an image display, the image display plots a binary pixel data string on two dimensional coordinates and reproduces a visible image.

[0012] Next, the operation of this embodiment will be described.

[0013] Analog image data read by the CCD image sensor 1 is converted to digital multivalued image data by the image binarizing circuit 8 after the analog image data is amplified up to a required level by the amplifier 7. Further, after digital image processing required to improve the quality of an image is applied, binarizing processing is applied.

[0014] As the input switching circuit 9 is connected to the binary image data side on the side of the CCD image sensor when a manuscript is read, a sequential monitor image is displayed on the image display 16 based upon image data sequentially read by the CCD image sensor, simultaneously the read image data is sent to the image data compression circuit 10 and coding compression processing is applied to the read image data. For a method of coding, a modified Huffman (MH) code and a modified relative element address designate (READ) (MR) code and a

modified modified READ (MMR) code which are respectively well-known technique can be used.

[0015] Coded image data generated by the image data compression circuit 10 is temporarily stored in the buffer RAM for image data 12 under the control of the image data transfer control circuit 15. After reading one manuscript is finished, its coded image data is read from the buffer RAM for image data 12 again under the control of the image data transfer control circuit 15, is sent to the SCSI bus transfer control circuit 13, is finally output onto the SCSI bus 14 and is stored on a magneto-optic disk 17.

[0016] Next, the operation in case the coded image data stored on the magneto-optic disk 17 is read will be described.

[0017] First, the coded image data stored on the magneto-optic disk 17 is read via the SCSI bus 14 by the SCSI bus transfer control circuit 13 and is temporarily stored in the buffer RAM for image data 12 under the control of the image data transfer control circuit 15. Next, the coded image data is read from the buffer RAM for image data 12 under the control of the image data transfer control circuit 15, is sent to the image data expansion circuit 11, and decoding and expanding processing is applied to the coded image data there.

[0018] As the input switching circuit 9 is connected to the side of the image data expansion circuit 11 when an image is reproduced and output, decoded original binary image data is

sent to the image display 16 via the input switching circuit 9 and a reproduced image is displayed on the image display 16.

[0019] The basic operation when an image is read and when a stored image is reproduced and output of an image reading apparatus equivalent to this embodiment has been described.

[0020] Next, the driving timing of the CCD driving timing control circuit 3 in case the reading resolution of the image reading apparatus equivalent to this embodiment is changed will be described in detail.

[0021] Figs. 2 are explanatory drawings for explaining a CCD driving method in this embodiment of the invention, Fig. 2A shows a CCD driving pulse waveform group when an image is read at high resolution and Fig. 2B shows a CCD driving pulse waveform group when an image is read at low resolution (equivalent to 1/2 of the high resolution).

[0022] Signal charge corresponding to the accumulated luminous energy of each pixel is transferred to the next section at each edge of CCD driving clocks  $\phi 1$  and  $\phi 2$  and is finally sent to an output section by a transfer section of CCD. Analog signal charge accumulated in the output section is sampled at the leading edge of a reset pulse and is sent to the next device. Next, analog signal charge accumulated in the output section is discharged during the reset pulse and preparation for accepting next signal charge is made.

[0023] As a reference clock having a double frequency (half

period time) of a frequency when the resolution is high is applied to the CCD driving timing control circuit 3 when the resolution is low (that is, the resolution is equivalent to 1/2 of high resolution), each period of the CCD driving pulses  $\phi 1$  and  $\phi 2$  becomes 1/2 and the output rate of signal charge becomes double. In the meantime, as a reset pulse for discharging signal charge accumulated in the output section keeps the same timing as timing when the resolution is high, one pulse is output for the output of signal charge for two pixels. Therefore, as a result, in the output section, the output of signal charge in a certain pixel is added to the output of signal charge in adjacent two pixels, is synthesized and is output to the next device.

[0024] In the meantime, as a frequency of a reference clock is doubled, the period of a shift start pulse becomes a half, light accumulation time (lux/sec) every pixel becomes a half and light accumulation time after the output of signal charge in two pixels is added and synthesized can be relatively kept the same. As the output of signal charge in two pixels is added and synthesized, a rate of the output of image data to the next circuit can be also kept the same as a rate of the output when the resolution is high though the frequency of the reference clock is doubled. Simultaneously, as resolution in a vertical scanning direction can be equalized to resolution in a horizontal scanning direction by equalizing a rate in the vertical scanning direction (that is, the feed rate of a manuscript) to the

quadruple of a rate in the vertical scanning direction when the resolution is high, the manuscript feeding motor control/driving circuit 6 controls the motor 5 in this case so that the motor feeds the manuscript at a quadruple rate of a rate when the resolution is high.

[0025]

[Effect of the Invention] As described above, according to the invention, as the output of adjacent  $n$  pieces of pixels in a solid-state image sensing device is added, is synthesized and output in case an image is read at resolution equivalent to  $1/n$  of the maximum resolution, there is effect that the reading rate can be more accelerated without changing light accumulation time.

[Brief Description of the Drawings]

[Fig. 1] Fig. 1 is a block diagram showing one embodiment of the invention; and

[Fig. 2] Fig. 2 is a timing chart for explaining a CCD driving method in this embodiment of the invention.

[Description of Reference Numbers]

1. CCD image sensor for reading manuscript
2. Light source for irradiating manuscript
3. CCD driving timing control circuit
5. Motor for feeding manuscript
6. Manuscript feeding motor control/driving circuit
8. Image binarizing circuit



- 9. Input switching circuit
- 10. Image data compression circuit
- 11. Image data expansion circuit
- 15. Image data transfer control circuit
- 16. Image display

DRAWING

1. CCD IMAGE SENSOR FOR READING MANUSCRIPT
3. CCD DRIVING TIMING CONTROL CIRCUIT
- READING RESOLUTION (IS) SPECIFIED
6. MANUSCRIPT FEEDING MOTOR CONTROL/DRIVING CIRCUIT
- FEED RATE (IS) SPECIFIED
8. IMAGE BINARIZING CIRCUIT
9. INPUT SWITCHING CIRCUIT
10. IMAGE DATA COMPRESSION CIRCUIT (ENCODER)
11. IMAGE DATA EXPANSION CIRCUIT (DECODER)
12. BUFFER RAM FOR IMAGE DATA
13. SCSI BUS TRANSFER CONTROL CIRCUIT (SPC)
14. SCSI BUS
15. IMAGE DATA TRANSFER CONTROL CIRCUIT (DMA TRANSFER CONTROL CIRCUIT)
16. IMAGE DISPLAY
17. MAGNETO-OPTIC DISK



## 【特許請求の範囲】

【請求項1】 原稿画像を読取る固体撮像素子と、該固体撮像素子による画像読取り解像度を予め定めた複数の画像読取り解像度のうちのいずれかに切換える解像度切換手段とを有する画像読取り装置において、最高解像度の $1/n$  ( $n$ は正整数)の解像度で読取る場合、前記固体撮像素子の隣接する $n$ 個の画素の出力を加算合成して出力する合成手段を備えたことを特徴とする画像読取り装置。

【請求項2】 請求項1において、合成手段は、最高解像度で画像を読取る場合、電荷を放出するためのリセットパルスを固体撮像素子の1画素出力毎に印加し、最高解像度の $1/n$  ( $n$ は正整数)の解像度で画像を読取る場合、前記リセットパルスを $n$ 画素出力毎に1パルスだけ印加することを特徴とする画像読取り装置。

【請求項3】 請求項1において、合成手段は、最高解像度の $1/n$ の解像度で画像を読取る場合には、隣接する $n$ 個の画素を合成加算し、同時に固体撮像素子を最高解像度時の $n$ 倍の駆動クロック周波数で駆動することを特徴とする画像読取り装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、原稿を団体撮像素子により読取る画像読取り装置、特に連続して搬送されるシート状の原稿を固体撮像素子により連続して高速に読取る画像読取り装置に関するものである。

## 【0002】

【従来の技術】 画像情報をデジタル信号化し、光ディスクあるいは光磁気ディスク等のファイル媒体に蓄積記憶し、必要に応じて検索し、読出した画像情報を再生しプリントあるいはディスプレイを行なう画像情報ファイル装置が種々提案され、実用化されている。

【0003】 このような画像情報ファイル装置においては、通常は、団体撮像素子、例えば、高画素数のCCDイメージセンサにより原稿画像を400dpi (dot per inch) 以上の高解像度で読取り、外部ファイル装置に蓄積記憶し、必要に応じて検索し、再生出力する画像の忠実度の高い画像情報ファイル装置を構築する人が多い。他方、現行の光磁気ディスク等の外部ファイル装置の容量では、前述の400dpi以上の高解像度で読取った原稿画像を大量に蓄積記憶するにはまだ不十分である。また、原稿画像の入力速度を速めるため、多少画像の品位を落してもより大量の画像情報を高速に蓄積記憶しようとする用途も多く、その場合には、200dpi以下の低解像度で読取ることとなる。したがって、現実の画像情報ファイル装置においては、原稿画像の読取り解像度を例えば400dpi、200dpi、100dpi等のいずれかに切換えて選択できるように構成するのが一般的である。

【0004】 すなわち、複数の画像読取り解像度を切換

えて選択できるような画像読取り装置を構成するために、選択可能な複数解像度のうち最高解像度に対応する高画素数のCCDイメージセンサを用意し、低解像度で読取る場合には、主走査方向についてはCCDイメージセンサから順次出力される画素出力のうち不要な画素出力を間引いて所定の低解像度を得、一方、副走査方向については、原稿画像とCCDイメージセンサ間の相対移動速度を速める方法により対応するのが一般的であった。

## 【0005】

【発明が解決しようとする課題】 しかしながら、上記従来例では、主走査側の解像度を落す方法として、一度最高解像度でCCDイメージセンサの全画素を読出した上で、不要な画素を間引いて捨ててしまう方法をとるため、CCDイメージセンサの画素の使用効率の低下を招き、低解像度読取り時の読取り速度を速くする場合に大きな制約となっていた。例えば、同一原稿を400dpiと200dpiの2つの異なる解像度で読取る場合を例に考えると、200dpiの場合は、400dpiの場合に比べて読出す総画素数の $1/4$ になるので、CCDイメージセンサの全画素を効率良く用いれば、副走査側の速度を4倍にできるはずである。しかし、この場合、上述したように、主走査側の走査時に画素の $1/2$ を捨ててしまうため、実際には副走査側の速度は2倍だけしか速くすることができない。ここで、CCDイメージセンサの駆動クロック周波数を2倍に上げれば、副走査側の速度を4倍にすることはできるが、この場合には、CCDイメージセンサの各画素の光蓄積時間が $1/2$ となってしまう。このため、それに対する対策として、原稿の照射光量を2倍にする等が必要となり、コストアップを招くのみならず、光源に余裕がない場合は副走査側、すなわち原稿の読取り速度を速くすることは不可能である。

【0006】 本発明の目的は、上述のような問題点を解決し、光蓄積時間を変化させることなく読取り速度をより速くすることができる画像読取り装置を提供することにある。

## 【0007】

【課題を解決するための手段】 このような目的を達成するため、本発明は、原稿画像を読取る固体撮像素子と、該固体撮像素子による画像読取り解像度を予め定めた複数の画像読取り解像度のうちのいずれかに切換える解像度切換手段とを有する画像読取り装置において、最高解像度の $1/n$  ( $n$ は正整数)の解像度で読取る場合、前記固体撮像素子の隣接する $n$ 個の画素の出力を加算合成して出力する合成手段を備えたことを特徴とする。

## 【0008】

【作用】 本発明では、最高解像度の $1/n$  ( $n$ は正整数)の解像度で読取る場合、合成手段により固体撮像素子の隣接する $n$ 個の画素の出力を加算合成し出力する。

【0009】

【実施例】以下、図面を参照して本発明の実施例を詳細に説明する。

【0010】図1は本発明の一実施例を示す。

【0011】図において、1はシート状の原稿pを読み取るCCDイメージセンサである。2は原稿の表面を照射する光源であり、図示しない光量制御回路により、常に一定光量になるように制御されている。3はCCD駆動タイミングコントロール回路であり、図示しないMPU（マイクロプロセッサユニット）バスより指定された読取り解像度に応じて後述する各信号群を供給する。4a、4bは各々シート状の原稿を搬送するための搬送ローラであり、5は原稿送り用モータである。6は原稿送りモータ制御/駆動回路であり、図示しないMPUバスより指定された一定の搬送速度で原稿を送る様モータの制御を行なうものである。7はCCDイメージセンサ1の読取ったアナログ画像信号を必要なレベルに増幅する増幅器である。8は画像2値化回路で、増幅器7により増幅されたアナログ画像信号をA/D（アナログ・デジタル）変換して、デジタル多値画像データに変換し、さらに画質改善のための必要なデジタル画像処理（例えば、シェーディング補正、エッジ強調処理等）を施した後、デジタル・コンパレータ等で最終的には2値画像データを生成するものである。9は2系統の2値画像データのうち1本を選択して、次段に出力する入力切換回路である。10は画像データ圧縮（符号化）回路であり、入力切換回路9により選択された2値画像データを符号化データ圧縮処理するものである。11は画像データ伸長（復号化）回路であり、上記の符号化された画像データを復号して原2値画像データを復原、再生処理するものである。12は画像データ圧縮回路10の出力する符号化画像データを一時的に蓄積記録しておくための（符号化）画像データ用バッファRAMである。13はSCSI（スモール・コンピュータ・システム・インタフェース）バスとの間のデータ転送制御を行なうSCSIバス転送制御回路であり、14は符号化画像データを最終的に出力するSCSIバスである。15は画像データ転送制御回路（DMA転送制御回路）であり、上記の各デバイス間の符号化画像データの転送制御を行なうものである。16は画像表示装置であり、2値画像データ列を2次元に展開して可視画像を再生するものである。

【0012】次に、本実施例装置の動作を説明する。

【0013】CCDイメージセンサ1で読取られたアナログ画像データは、増幅器7により必要な信号レベルに増幅された後、画像2値化回路8によりアナログ画像データがA/D変換されてデジタル多値画像データに変換される。さらに、画質改善のための必要なデジタル画像処理を施した後、2値化処理される。

【0014】原稿読取り時には、入力切換回路9がCCDイメージセンサ側の2値画像データ側に接続されるた

め、CCDイメージセンサにより連続して読取られた画像データに基づき、画像表示装置16上に逐次モニター画像が表示されると同時に、読取られた画像データは画像データ圧縮回路10に送られ、符号化圧縮処理される。符号化の方法として、公知の技術であるMH（Modified Huffman）方式、MR（Modified Read）方式、MMR（Modified MR）方式等が使用可能である。

【0015】画像データ圧縮回路10により生成された符号化画像データは、画像データ転送制御回路15の制御下で画像データ用バッファRAM12内に一時蓄積記憶される。そして、1枚の原稿読取り終了後、再度、画像データ転送回路15の制御により画像データ用バッファRAM12から読出されて、SCSIバス転送制御回路13に送られ、最終的にSCSIバス14上に出力され、光磁気ディスク装置17上に蓄積記憶される。

【0016】次に、光磁気ディスク装置17上に蓄積記憶されている符号化画像データを読出す場合の動作を説明する。

【0017】まず、光磁気ディスク装置17上に蓄積記憶されている符号化画像データは、SCSIバス転送制御回路13によりSCSIバス14を経て読出され、画像データ転送制御回路15の制御により画像データ用バッファRAM12内に一時蓄積される。次に、上記符号化画像データは画像データ転送制御回路15の制御により画像データ用バッファRAM12から読出され、画像データ伸長回路11に送られ、復号化、伸長処理される。

【0018】画像再生出力時には、入力切換回路9が画像データ伸長回路11側に接続されるため、復号された元2値画像データは入力切換回路9を経て画像表示装置16に送られ、画像表示装置16に再生画像が表示される。

【0019】以上が本実施例の画像読取り装置の画像読取り時および蓄積画像再生出力時の基本動作である。

【0020】次に、本実施例の画像読取り装置の読取り解像度を変更した場合のCCD駆動タイミング・コントロール回路3の駆動タイミングを詳細に説明する。

【0021】図2は本発明実施例のCCD駆動方式の説明図であり、図2（a）には高解像度読取り時のCCD駆動パルス波形群を示し、図2（b）には低解像度（高解像度時の1/2の解像度）時のCCD駆動パルス波形群を示す。

【0022】各画素の蓄積光量に対応する信号電荷は、CCD駆動クロック $\phi 1$ 、 $\phi 2$ の変化点で次段に転送され、最終的にはCCDの転送部より出力部へ送られる。出力部に蓄積されたアナログ信号電荷は、リセットパルスの立上りエッジでサンプリングされ次段に送られる。次に、出力部に蓄積されたアナログ信号電荷は、リセットパルス期間中に放出され、次の信号電荷の受入れ準備

が行なわれる。

【0023】低解像度（すなわち、高解像度の $1/2$ の解像度）時においては、高解像度時の2倍の周波数（ $1/2$ の周期時間）の基準クロックをCCD駆動タイミング・コントロール回路3に対して与えるため、CCD駆動パルス $\phi 1$ および $\phi 2$ の周期は $1/2$ になり、信号電荷の出力レートが2倍となる。一方、出力部に蓄積された信号電荷を放出するリセットパルスは、高解像度時と同一タイミングを保つため、2画素分の信号電荷出力に対し1パルスの割合で出力される。従って、結果として出力部においては隣接する2個の画素の信号電荷出力に加算合成され、次段に出力されることとなる。

【0024】一方、基準クロックの周波数を2倍に上げたため、当然、シフト開始パルスの周期が $1/2$ になり、各画素毎の光蓄積時間（ $\text{l u x} / \text{s e c}$ ）が $1/2$ になり、2個の画素信号電荷出力の加算合成後の光蓄積時間を相対的に同一に保つことが可能である。また、2個の画素信号電荷出力を加算合成したことで、基準クロックを2倍にしたにもかかわらず、次段の回路に対する画像データの出力レートも高解像度時と同一に保つことが可能である。また、同時に副走査側の速度（すなわち、原稿の搬送速度）を高解像度時の4（ $=2^2$ ）倍にすることで、副走査側の解像度を主走査側に対応させることが可能であるので、この場合には、原稿送りモータ

制御／駆動回路6はモータ5に対して高解像度時の4倍の速度で原稿を搬送する様制御を行なう。

【0025】

【発明の効果】以上説明したように、本発明によれば、最高解像度の $1/n$ の解像度で読取る場合、固体撮像素子の隣接する $n$ 個の画素出力を加算合成し出力するようにしたので、光蓄積時間を変化させることなく、読取り速度をより速くすることができるという効果がある。

【図面の簡単な説明】


【図1】本発明の一実施例を示すブロック図である。

【図2】本発明実施例のCCD駆動方式を説明するためのタイミングチャートである。

【符号の説明】

- 1 原稿読取り用CCDイメージセンサ
- 2 原稿照射用光源
- 3 CCD駆動タイミング・コントロール回路
- 5 原稿送り用モータ
- 6 原稿送りモータ制御／駆動回路
- 8 画像2値化回路
- 9 入力切換回路
- 10 画像データ圧縮回路
- 11 画像データ伸長回路
- 15 画像データ転送制御回路
- 16 画像表示装置

【圖 1】



〔図2〕

